# 概述

Source: [https://docs.qualcomm.com/doc/80-70014-10Y/topic/1-performance-overview.html](https://docs.qualcomm.com/doc/80-70014-10Y/topic/1-performance-overview.html)

开发人员可以利用 Qualcomm® Linux 平台的性能功能提高系统效率。

监测性能指标可确保系统资源得到最佳利用。例如，可以使用性能指标来测量功耗效率及增强温控管理。

本指南提供了如何对 Linux 平台上运行的软件的性能进行测量、微调和增强的相关说明。

其中包括与系统性能相关的以下信息：

- 影响性能的[功能](https://docs.qualcomm.com/doc/80-70014-10Y/topic/2-performance-features.html)
- [分析工具](https://docs.qualcomm.com/doc/80-70014-10Y/topic/13-performance_tools.html)，用于分析影响性能的热点（应用程序和系统软件的组成部分）
- [配置](https://docs.qualcomm.com/doc/80-70014-10Y/topic/14-configure.html)和[定制](https://docs.qualcomm.com/doc/80-70014-10Y/topic/18-customize.html)，可对 Linux 功能的基本参数进行调整以提高性能
- [故障排除](https://docs.qualcomm.com/doc/80-70014-10Y/topic/24-debug.html)方法，用于解决性能问题
- [QCS6490 的性能指标](https://docs.qualcomm.com/doc/80-70014-10Y/topic/46-performance-dashbaord.html)、测量过程和 [QCS5430 的性能指标](https://docs.qualcomm.com/doc/80-70014-10Y/topic/46-performance-dashboard-qcs5430.html)，供参考。

## 子系统依赖项

软件的性能受 CPU 子系统、GPU 和 DDR 的影响。Qualcomm Linux 系统由 Qualcomm® Kryo™ CPU 提供支持，该 CPU 由以下群集组成：

- 高性能 CPU 核的超大核群集
- CPU 核的大核群集，可在功耗和性能之间进行平衡
- 低功耗 CPU 核的小核群集，适用于轻量级应用

缓存分为三个级别：L1、L2 和 L3：

- L1 缓存最小但速度最快，可存储指令 (L1 I) 和数据 (L1 D)。
- L2 和 L3 缓存相对较大，但速度较慢，专用于存储数据。

Note: Qualcomm Linux 平台可用来开发适用于 QCS6490 和 QCS5430 的应用程序。

下表列出了 QCS6490 和 QCS5430 上子系统的规格：

| 规格 | QCS6490 | QCS6490 | QCS6490 |
| --- | --- | --- | --- |
| 核类型 | Kryo 超大核 | Kryo 大核 | Kryo 小核 |
| CPU 数量 | 1 | 3 | 4 |
| CPU 最大频率 | 2.7 GHz | 2.4 GHz | 1.9 GHz |
| L1 I 缓存 | 32 kB | 32 kB/核 | 32 kB/核 |
| L1 D 缓存 | 32 kB | 32 kB/核 | 32 kB/核 |
| L2 缓存 | 256 kB | 256 kB/核 | 128 kB/核 |
| L3 缓存 | 2 MB | 2 MB | 2 MB |
| GPU | Qualcomm^®^Adreno^™^ 643 GPU | Qualcomm^®^Adreno^™^ 643 GPU | Qualcomm^®^Adreno^™^ 643 GPU |
| GPU 最大频率 | 812 MHz | 812 MHz | 812 MHz |
| GPU 内存 (GMEM) | 512 kB | 512 kB | 512 kB |
| DDR 子系统 | <ul class="ul" id="peformanceoverview__ul_al4_r5f_51c_caharris_03-19-24-151-39-614"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）设计。</li><br><br>                                    </ul> | <ul class="ul" id="peformanceoverview__ul_al4_r5f_51c_caharris_03-19-24-151-39-614"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）设计。</li><br><br>                                    </ul> | <ul class="ul" id="peformanceoverview__ul_al4_r5f_51c_caharris_03-19-24-151-39-614"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）设计。</li><br><br>                                    </ul> |

| 规格 | QCS5430 FP1（功能包 1） | QCS5430 FP1（功能包 1） | QCS5430 FP2（功能包 2） | QCS5430 FP2（功能包 2） | QCS5430 FP2（功能包 2） |
| --- | --- | --- | --- | --- | --- |
| 核类型 | Kryo 大核 | Kryo 小核 | Kryo 超大核 | Kryo 大核 | Kryo 小核 |
| CPU 数量 | 2 | 4 | 1 | 3 | 4 |
| CPU 最大频率 | 2.1 GHz | 1.8 GHz | 2.2 GHz | 2.1 GHz | 1.8 GHz |
| L1 I 缓存 | 32 kB/核 | 32 kB/核 | 32 kB | 32 kB/核 | 32 kB/核 |
| L1 D 缓存 | 32 kB/核 | 32 kB/核 | 32 kB | 32 kB/核 | 32 kB/核 |
| L2 缓存 | 256 kB/核 | 128 kB/核 | 256 kB | 256 kB/核 | 128 kB/核 |
| L3 缓存 | 2 MB | 2 MB | 2 MB | 2 MB | 2 MB |
| GPU | Qualcomm^®^Adreno^™^ 642L GPU | Qualcomm^®^Adreno^™^ 642L GPU | Qualcomm^®^Adreno^™^ 642L GPU | Qualcomm^®^Adreno^™^ 642L GPU | Qualcomm^®^Adreno^™^ 642L GPU |
| GPU 最大频率 | 315 MHz | 315 MHz | 315 MHz | 315 MHz | 315 MHz |
| GPU 内存 (GMEM) | 512 kB | 512 kB | 512 kB | 512 kB | 512 kB |
| DDRSS | <ul class="ul" id="peformanceoverview__ul_trp_d44_mbc_sshewale_05-23-24-1518-48-897"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                    </ul> | <ul class="ul" id="peformanceoverview__ul_trp_d44_mbc_sshewale_05-23-24-1518-48-897"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                    </ul> | <ul class="ul" id="peformanceoverview__ul_trp_d44_mbc_sshewale_05-23-24-1518-48-897"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                    </ul> | <ul class="ul" id="peformanceoverview__ul_trp_d44_mbc_sshewale_05-23-24-1518-48-897"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                    </ul> | <ul class="ul" id="peformanceoverview__ul_trp_d44_mbc_sshewale_05-23-24-1518-48-897"><br>                                        <li class="li">支持双通道非层叠封装高速 LPDDR5/LPDDR4 SDRAM。</li><br><br>                                        <li class="li">LPDDR5 SDRAM 针对 3200 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                        <li class="li">LPDDR4 SDRAM 针对 2133 MHz 时钟（2 × 16 位）而设计。</li><br><br>                                    </ul> |

Last Published: Aug 20, 2024

[Next Topic
入门指南](https://docs.qualcomm.com/bundle/publicresource/80-70014-10Y/topics/get-started.md)