# PCIe
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
PCIe 采用双向连接，可以同时发送和接收信息，如下图所示。
Figure : PCIe 设备连接链路
设备间的路径称为链路，由一个或多个发送/接收对组成。一对链路称为一个通道。PCIe 设备连接支持两条通道。通道数量或链路宽度为 x2。
下表列出了设备的 PCIe 连接类型。
Table : PCIe 连接
| PCIe 类型 | 说明 |
| --- | --- |
| 根复合体 (RC) | 将 CPU 连接到 PCIe 拓扑。 |
| Switch | 连接两个以上的端口，充当数据包路由器。 |
| 桥接器 | 连接不同的总线，例如 PCIe 连接到 PCIe，或者 PCIe 连接到外设组件互连 (PCI)。 |
| 端点 (EP) | 位于 PCIe 拓扑树结构的底部，只有一个上游端口。 |
| 传统端点 | 使用较旧的 PCI 总线操作来支持向后兼容性。 |
### PCIe 拓扑实体
PCIe 拓扑包含以下实体。
- 域：包含一个 RC 和一个或多个 EP 的单个 PCIe 树。
- 总线：点对点（外部）或点对多点（内部）连接。
- 一个 PCIe 域最多可包含 256 条总线。
- RC 的内部总线始终硬接线为总线 0。
- 外部总线始终连接到一个下游端口和一个上游端口。
- 设备：位于 PCIe 链路每个末端的组件。一条 PCIe 总线上最多可以连接 32 个设备。
- 功能：配置空间内与单个功能编号相关的可寻址实体。每个设备最多可包含八种功能。
下图展示了拓扑结构。
Figure : PCIe 拓扑
## PCIe 主机模式枚举功能
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
当系统首次通电时，系统主机处理器上运行的配置软件只知道存在总线 0（如果支持 PCIe）。该软件并不了解总线拓扑或连接到总线的任何设备。枚举过程将发现系统中存在的各种总线、设备和功能。
枚举是一个漫长的过程。配置软件通过读取厂商 ID 寄存器（包含总线设备功能 (BDF) 编号的所有可能组合）来发现存在的总线、设备和功能。如果某个物理设备具有指定的 BDF ID，则该设备将返回有效的厂商 ID 值（0xFFFF 除外）。配置软件执行深度优先搜索（而非宽度优先搜索）。
枚举过程会发现存在的所有 BDF 并对其中的每一个进行编号，如下图所示。
Figure : PCIe 枚举结果示例
当枚举完成后，将对系统中的每一条总线进行编号：
- 主总线编号为直接连接到桥接器主接口（靠近 RC）的总线的编号。
- 辅总线编号为直接连接到桥接器辅助接口（远离 RC）的总线的编号。
- 子总线编号为桥接器下游侧编号最高的总线的编号。
每个设备都可通过其 BDF 编号唯一标识。事务层数据包 (TLP) 的基于 ID 的路由方法使用该编号。PCIe 主机模式枚举过程涉及以下操作：
1. 链路训练
2. 扫描总线上的设备
3. 注册
有关 PCIe 设备初始化和枚举过程的更多信息，可访问 [https://www.kernel.org/doc/html/latest/PCI/index.html](https://www.kernel.org/doc/html/latest/PCI/index.html)。
## PCIe 分层架构
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
下图所示为 PCIe 的分层架构模型。
Figure : PCIe 分层架构
各层交换的传输单元如下。
- 物理层实体之间交换有序集合。
- 数据链路层实体之间交换数据链路层数据包 (DLLP)。
- 事务层实体之间交换事务层数据包 (TLP)。
下表列出了 PCIe 架构中的三个层及其相应的功能。
| 层 | 功能 |
| --- | --- |
| 物理层 | 逻辑子块：链路训练、初始化和维护。 |
| 物理层 | 物理子块：8b/10b 编解码、并串转换和串并转换。 |
| 数据链路层 | 对 DLLP 数据包进行汇编和反汇编。 |
| 数据链路层 | 生成和验证链路层 CRC (LCRC)。 |
| 数据链路层 | 应答和无应答协议（重放错误的 TLP）。 |
| 事务层 | 对 TLP 数据包进行汇编和反汇编。 |
| 事务层 | 生成和验证端到端 CRC (ECRC)。 |
| 事务层 | 流量控制接收关于可使用 DLLP 接收缓冲区大小信息的实体广播。 |
| 事务层 | 服务质量 (QoS)：流量类别 (TC) 到虚拟通道 (VC) 的映射。 |
| 事务层 | 事务排序：在 VC 内实施事务排序规则。 |
| | |
| | |
| | |
| | |
### PCIe TLP 请求
PCIe TLP 请求类型寻址以下四个空间：
- 内存
- 与系统内存映射中的位置进行数据传输。
- 支持锁定内存读事务（Qualcomm 实现不支持锁定内存读事务）。
- I/O
- 与系统 I/O 映射中的位置进行数据传输。
- 仅支持传统设备。
- 配置
- 与 PCIe 设备配置空间中的位置进行数据传输。
- 发现设备功能。
- 编写即插即用功能。
- 检查状态（由主机完成）。
- 消息：提供一种不占用内存或 I/O 地址资源的带内消息和事件报告机制。
每种请求类型具有以下特征之一：
- Posted：目标设备未向请求方返回一个完成 TLP。报告事务可改善性能，但不提供关于事务是成功还是失败的反馈。
- Nonposted：请求方发送一个数据包，为此，目标设备以完成 TLP 的形式生成一个响应。
下表列出了各种请求类型的 posting 状态。
Table : PCIe TLP 请求类别
| 请求类别 | Nonposted 或 posted |
| --- | :---: |
| 内存读操作 | Nonposted |
| 内存写操作 | Posted |
| 内存读锁定 | Nonposted |
| I/O 读操作 | Nonposted |
| I/O 写操作 | Nonposted |
| 配置读操作（Type 0 和 Type 1） | Nonposted |
| 配置写操作（Type 0 和 Type 1） | Nonposted |
| 消息 | Posted |
### PCIe TLP 路由和寻址规则
TLP 路由具有三个主要机制：
- 地址路由
- 用于内存和 I/O 请求。
- 仅使用 64 位和 32 位地址格式（I/O 请求仅使用 32 位格式）。
- ID 路由
- 用于配置请求、ID 路由消息和完成指示。
- 使用总线、设备和功能 (BDF) 编号来指定 TLP 目标。
- 隐式路由 - 定义特殊消息以在 RC 与 EP 之间传递相关信息（电源管理、中断处理、错误处理等）。
### PCIe 配置地址空间
PCI 为每个功能定义了一个专用的配置地址空间块。软件将确定存在的功能、对其进行配置并检查和控制其状态。
PCIe 配置空间包含以下区域：
- 前 16 个 DWORD（0x0000 到 0x003F）包含 PCI 配置头文件。
- 中间 48 个 DWORD（0x0040 到 0x00FF）包含 PCI 设备特定的寄存器组和新的功能寄存器组。
- 最后 960 个 DWORD（0x0100 到 0x0FFF）包含 PCIe 扩展配置空间。
前两个区域与 PCI 配置空间相同，因此 PCIe 软件配置过程与 PCI 配置过程兼容。
Figure : PCIe 兼容的配置地址空间
下面定义了 PCI 配置空间头文件的类型：
- Type 0 头文件：用于非桥接设备，例如 EP 设备。
- Type 1 头文件：用于 switch 和桥接设备。
配置头文件格式信息（Type 0 或 Type 1）在头文件类型寄存器中进行编码。
## PCIe 软件
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
PCIe 控制器驱动程序用于初始化 PCIe 资源并执行链路训练。当训练成功后，控制器驱动程序将调用 PCIe 框架进行链路枚举，例如发现端点、识别客户端驱动程序，以及探测这些驱动程序。有关 PCIe 框架和客户端驱动程序 PCIe 注册的更多详细信息，可访问 [https://www.kernel.org/doc/html/latest/PCI/index.html](https://www.kernel.org/doc/html/latest/PCI/index.html)。
### 链路训练
下面给出了执行链路训练的步骤。
1. PCIe 平台驱动程序 `pcie-qcom.c` 文件（位于 [https://github.com/torvalds/linux/blob/master/drivers/pci/controller/dwc/pcie-qcom.c](https://github.com/torvalds/linux/blob/master/drivers/pci/controller/dwc/pcie-qcom.c)）从设备树中获取所需的资源（如调压器、时钟等）。
2. PCIe 驱动程序调用 Synopsys DesignWare® 核心主机驱动程序 pcie-designware-host.c 文件（位于[https://github.com/torvalds/linux/blob/master/drivers/pci/controller/dwc/pcie-designware-host.c](https://github.com/torvalds/linux/blob/master/drivers/pci/controller/dwc/pcie-designware-host.c)）来初始化根复合体。
3. Synopsys DesignWare 核心驱动程序执行所有必要的初始化。
4. Synopsys DesignWare 核心驱动程序调用函数指针来执行主机初始化。
5. Qualcomm PCIe 驱动程序执行 PHY 上电，启用所有调压器、时钟等。
6. Synopsys DesignWare 核心驱动程序通过调用函数指针来启动链路训练。
### 硬件初始化
驱动程序初始化和配置 PCIe 硬件模块并执行链路训练。仅在调用 `platform _probe()` 驱动程序函数后进行一次初始化。
static int qcom_pcie_probe(struct platform_device *pdev)
{
// get PCIe resources
ret = dw_pcie_host_init(pp); // call DWC framework to host intialisation like MSI, MSIx and controller init
if (ret) {
dev_err(dev, "cannot initialize host\n");
goto err_phy_exit;
}
};
static const struct of_device_id qcom_pcie_match[] = {
{ .compatible = "qcom,pcie-sc7280", .data = &cfg_1_9_0 },
{}
};
static struct platform_driver qcom_pcie_driver = {
.probe = qcom_pcie_probe,
.driver = {
.name = "qcom-pcie",
.suppress_bind_attrs = true,
.of_match_table = qcom_pcie_match,
},
};Copy to clipboard
当对 Synopsys DesignWare 核心驱动程序进行初始化时，也会初始化 MSI、MSIx 和控制器。驱动程序调用 Qualcomm 函数指针来启动链路训练。
static int qcom_pcie_start_link(struct dw_pcie *pci)
{
struct qcom_pcie *pcie = to_qcom_pcie(pci);
/* Enable Link Training state machine */
if (pcie->cfg->ops->ltssm_enable)
pcie->cfg->ops->ltssm_enable(pcie);
return 0;
}
static int qcom_pcie_link_up(struct dw_pcie *pci)
{
u16 offset = dw_pcie_find_capability(pci, PCI_CAP_ID_EXP);
u16 val = readw(pci->dbi_base + offset + PCI_EXP_LNKSTA);
return !!(val & PCI_EXP_LNKSTA_DLLLA); // checks the link is up or not
}
static const struct dw_pcie_ops dw_pcie_ops = {
.link_up = qcom_pcie_link_up,
.start_link = qcom_pcie_start_link,
};Copy to clipboard
Synopsys DesignWare 核心驱动程序等待链路接通。如果链路接通，则 Synopsys DesignWare 核心驱动程序会调用 PCI 框架进行枚举。Qualcomm PCIe 驱动程序仅启用链路训练。
Note: WLAN EP 连接默认启用 PCIE\_0 根复合体实例。
## PCIe 软件对 QPS615 switch 的支持
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
本节介绍如何启用 Qualcomm Linux 芯片产品中的 QPS615 PCIe switch。`PCIe1` 实例支持 QPS615 switch 端点。下图说明了 Qualcomm Linux 芯片产品中的 QPS615 端点和连接。
Figure : QPS615 PCIe switch 连接图
可在以下位置访问 Qualcomm PCIe 驱动程序文档：[https://github.com/torvalds/linux/blob/master/Documentation/devicetree/bindings/phy/qcom%2Csc8280xp-qmp-pcie-phy.yaml](https://github.com/torvalds/linux/blob/master/Documentation/devicetree/bindings/phy/qcom%2Csc8280xp-qmp-pcie-phy.yaml)。
### PCIe 相关配置
默认情况下，将启用以下配置来支持 QPS615 switch。禁用 QPS615 switch 默认支持（通过还原代码更改）可将其用于其他 PCIe 端点。
要启用 PCIe 相关的 `configs`，应对 /arch/arm64/configs/qcom\_addons.config 文件应用以下补丁。
QCLINUX: arm64: defconfig: qcom:
diff --git a/arch/arm64/configs/qcom_addons.config b/arch/arm64/configs/qcom_addons.config
index 46555f9..a83f417 100644
--- a/arch/arm64/configs/qcom_addons.config
+++ b/arch/arm64/configs/qcom_addons.config
@@ -25,3 +25,4 @@
CONFIG_VIRT_DRIVERS=y
CONFIG_QCOM_SMP2P_SLEEPSTATE=m
CONFIG_QCOM_SOC_DEBUG=y
+CONFIG_QCOM_QPS615_PCIE_SWITCH=y
diff --git a/arch/arm64/configs/qcom_defconfig b/arch/arm64/configs/qcom_defconfig
index 7293680..730122c 100644
--- a/arch/arm64/configs/qcom_defconfig
+++ b/arch/arm64/configs/qcom_defconfig
@@ -173,6 +173,7 @@
CONFIG_HOTPLUG_PCI=y
CONFIG_HOTPLUG_PCI_ACPI=y
CONFIG_PCI_HOST_GENERIC=y
+CONFIG_PCIE_DW_PLAT_HOST=y
CONFIG_PCIE_QCOM=y
CONFIG_PCI_ENDPOINT=y
CONFIG_PCI_ENDPOINT_CONFIGFS=y
@@ -793,3 +794,5 @@
CONFIG_CORESIGHT_TPDM=m
CONFIG_CORESIGHT_DUMMY=m
CONFIG_MEMTEST=y
+CONFIG_PCIEASPM=y
+CONFIG_PCIEASPM_POWER_SUPERSAVE=y
Copy to clipboard
### 向端点提供 always-on 的 refclk 信号
在 PCIe 低功耗状态（例如 L1.1 或 L1.2）下，PHY 停止向端点提供 `refclk`。如果端点通过将 `clkreq` 置为有效恢复与 L0 的链接，则根复合体必须向端点提供 `refclk`。由于 switch 电路板设计方面的原因，某些具有 PCIe QPS615 switch 的平台无法从端点向主机驱动 `clkreq` 信号。必须向端点提供 `refclk` 信号。因此，应添加标记以保持始终向端点提供 `refclk`。
要使 `refclk`保持 always-on 状态，应向 phy-qcom-qmp-pcie.c 文件（位于 [https://github.com/torvalds/linux/blob/master/drivers/phy/qualcomm/phy-qcom-qmp-pcie.c](https://github.com/torvalds/linux/blob/master/drivers/phy/qualcomm/phy-qcom-qmp-pcie.c)）中应用以下补丁。
phy: qcom-qmp-pcie:
--- a/drivers/phy/qualcomm/phy-qcom-qmp-pcie.c
+++ b/drivers/phy/qualcomm/phy-qcom-qmp-pcie.c
@@ -43,6 +43,8 @@
/* QPHY_PCS_STATUS bit */
#define PHYSTATUS BIT(6)
#define PHYSTATUS_4_20 BIT(7)
+/* PCS_PCIE_ENDPOINT_REFCLK_CNTRL */
+#define EPCLK_ALWAYS_ON_EN BIT(6)
#define PHY_INIT_COMPLETE_TIMEOUT 10000
@@ -2293,6 +2295,8 @@
struct phy *phy;
int mode;
+ bool refclk_always_on;
+
struct clk_fixed_rate pipe_clk_fixed;
};
@@ -3238,6 +3242,10 @@
qmp_pcie_configure(pcs, tbls->pcs, tbls->pcs_num);
qmp_pcie_configure(pcs_misc, tbls->pcs_misc, tbls->pcs_misc_num);
+ if (qmp->refclk_always_on && cfg->regs[QPHY_PCS_ENDPOINT_REFCLK_CNTRL])
+ qphy_setbits(pcs_misc, cfg->regs[QPHY_PCS_ENDPOINT_REFCLK_CNTRL],
+ EPCLK_ALWAYS_ON_EN);
+
if (cfg->lanes >= 4 && qmp->tcsr_4ln_config) {
qmp_pcie_configure(serdes, cfg->serdes_4ln_tbl, cfg->serdes_4ln_num);
qmp_pcie_init_port_b(qmp, tbls);
@@ -3760,6 +3768,12 @@
if (ret)
goto err_node_put;
+ qmp->refclk_always_on = of_property_read_bool(dev->of_node, "qcom,refclk-always-on");
+ if (qmp->refclk_always_on && !qmp->cfg->regs[QPHY_PCS_ENDPOINT_REFCLK_CNTRL]) {
+ dev_err(dev, "refclk is always on is present but refclk cntrl offset is not present\n");
+ goto err_node_put;
+ }
+
ret = phy_pipe_clk_register(qmp, np);
if (ret)
goto err_node_put;
Copy to clipboard
### 附加 MSI 中断
当前 MSI 映射并非具有全部的向量。Qualcomm Linux 芯片产品支持 8 个向量。每个向量支持 32 个 MSI。因此，总共支持 256 个 MSI。
有关添加该 PCIe 实例支持的所有 MSI 组的信息，可访问 [https://lore.kernel.org/linux-arm-msm/f1168212-bc6e-4570-869c-2870d6f248ad@linaro.org/T/](https://lore.kernel.org/linux-arm-msm/f1168212-bc6e-4570-869c-2870d6f248ad@linaro.org/T/)。
### QPS615 switch 支持
当添加用于控制对 QPS615 PCIe switch 供电的所有 GPIO 作为固定调压器时，QPS615 驱动程序将启用通过调压器框架进行供电。此外，还会执行 I2C 写操作来配置 QPS615 switch。添加 PCIe 节点作为 QPS615 节点的依赖项可以使 PCIe 驱动程序在 QPS615 驱动程序探测之后进行探测，从而确保 switch 已上电并准备好进行枚举。当 QPS615 无法切换状态时，CLKREQ 引脚会触发设备崩溃。这是一个已知的限制。因此，`refclk` 设为 always-on。
### QPS615 switch 设备树绑定
要添加 QPS615 switch 设备树绑定，应对 /arch/arm64/boot/dts/qcom/<chipset>-addons-rb3.dts 文件应用以下补丁。
QCLINUX: dt-bindings: pci: qps615:
diff --git a/arch/arm64/boot/dts/qcom/-addons-rb3.dts b/arch/arm64/boot/dts/qcom/-addons-rb3.dts
index 109ad08..7baf505 100644
--- a/arch/arm64/boot/dts/qcom/-addons-rb3.dts
+++ b/arch/arm64/boot/dts/qcom/-addons-rb3.dts
@@ -14,6 +14,82 @@
/ {
model = "Qualcomm Technologies, Inc. -addons RB3 platform";
compatible = "qcom,-addons-rb3","qcom,sc7280";
+
+ qps615_0p9_vreg: qps615-0p9-vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "qps615_0p9_vreg";
+ gpio = <&pm8350c_gpios 2 0>;
+ regulator-min-microvolt = <1000000>;
+ regulator-max-microvolt = <1000000>;
+ enable-active-high;
+ regulator-enable-ramp-delay = <4300>;
+ };
+
+ qps615_1p8_vreg: qps615-1p8-vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "qps615_1p8_vreg";
+ gpio = <&pm8350c_gpios 3 0>;
+ vin-supply = <&qps615_0p9_vreg>;
+ regulator-min-microvolt = <1800000>;
+ regulator-max-microvolt = <1800000>;
+ enable-active-high;
+ regulator-enable-ramp-delay = <10000>;
+ };
+
+ qps615_rsex_vreg: qps615-rsex-vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "qps615_rsex_vreg";
+ gpio = <&pm8350c_gpios 1 0>;
+ vin-supply = <&qps615_1p8_vreg>;
+ regulator-min-microvolt = <1800000>;
+ regulator-max-microvolt = <1800000>;
+ enable-active-high;
+ regulator-enable-ramp-delay = <10000>;
+ };
+
+ usb_hub_1p05_vreg: usb-hub-1p05-vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "usb_hub_1p05_vreg";
+ gpio = <&pm7250b_gpios 4 0>;
+ vin-supply = <&qps615_rsex_vreg>;
+ regulator-min-microvolt = <1000000>;
+ regulator-max-microvolt = <1000000>;
+ enable-active-high;
+ regulator-enable-ramp-delay = <5000>;
+ };
+
+ usb_hub_3p3_vreg: usb-hub-3p3-vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "usb_hub_3p3_vreg";
+ gpio = <&pm7250b_gpios 1 0>;
+ vin-supply = <&usb_hub_1p05_vreg>;
+ regulator-min-microvolt = <3300000>;
+ regulator-max-microvolt = <3300000>;
+ enable-active-high;
+ regulator-enable-ramp-delay = <10000>;
+ };
+
+ usb_hub_rest_vreg: usb-hub-rest-vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "usb_hub_rest_vreg";
+ gpio = <&pm8350c_gpios 4 0>;
+ vin-supply = <&usb_hub_3p3_vreg>;
+ regulator-min-microvolt = <3300000>;
+ regulator-max-microvolt = <3300000>;
+ enable-active-high;
+ };
+};
+
+&i2c0 {
+ clock-frequency = <100000>;
+ status = "okay";
+
+ qps615_switch: pcie-switch@77 {
+ compatible = "qcom,switch-i2c";
+ reg = <0x77>;
+ vdda-supply = <&usb_hub_rest_vreg>;
+ status = "okay";
+ };
};
&i2c1 {
@@ -216,6 +292,14 @@
};
};
+&pcie1 {
+ dummy-supply = <&qps615_switch>;
+};
+
+&pcie1_phy {
+ qcom,refclk-always-on;
+};
+
&pm8350c_gpios {
pm8008i-reset-state {
pm8008i_active: pm8008i-active-pins {
Documentation/devicetree/bindings/pci/qps615-switch.yaml Documentation/devicetree/bindings/pci/qps615-switch.yaml
new file mode 100644
index 0000000..f59e068
--- /dev/null
+++ b/Documentation/devicetree/bindings/pci/qps615-switch.yaml
@@ -0,0 +1,41 @@
+# SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause)
+%YAML 1.2
+---
+$id: http://devicetree.org/schemas/pci/qps615-switch.yaml#
+$schema: http://devicetree.org/meta-schemas/core.yaml#
+
+title: Qualcomm Technologies, Inc. (QTI) PCIe switch
+
+maintainers:
+ - Chundru Krishna chaitanya
+
+properties:
+ compatible:
+ enum:
+ - qcom,switch-i2c
+
+ reg:
+ maxItems: 1
+
+ vdda-supply:
+ description: A phandle to the core analog power supply
+
+required:
+ - compatible
+ - reg
+ - vdda-supply
+
+additionalProperties: false
+
+examples:
+ - |
+ i2c {
+ #address-cells = <1>;
+ #size-cells = <0>;
+ qps615: pcie-switch@77 {
+ compatible = "qcom,switch-i2c";
+ reg = <0x077>;
+ vdda-supply = <&foo>;
+ };
Copy to clipboard
### QPS615 switch 驱动程序
该驱动程序用于为 QPS615 PCIe switch 上电。它通过 I2C 执行基本初始化。初始化序列位于驱动程序通过 request\_firmware API 请求的固件镜像中。
要添加 QPS615 switch 驱动程序，应在 /drivers/pci/controller/Kconfig 文件中应用以下补丁。
QCLINUX: pci: controller: misc:
diff --git a/drivers/pci/controller/Kconfig b/drivers/pci/controller/Kconfig
index c0c3f28..d68e701 100644
--- a/drivers/pci/controller/Kconfig
+++ b/drivers/pci/controller/Kconfig
@@ -345,4 +345,5 @@
source "drivers/pci/controller/cadence/Kconfig"
source "drivers/pci/controller/dwc/Kconfig"
source "drivers/pci/controller/mobiveil/Kconfig"
+source "drivers/pci/controller/misc/Kconfig"
endmenu
diff --git a/drivers/pci/controller/Makefile b/drivers/pci/controller/Makefile
index 37c8663..015f711b 100644
--- a/drivers/pci/controller/Makefile
+++ b/drivers/pci/controller/Makefile
@@ -43,6 +43,7 @@
# pcie-hisi.o quirks are needed even without CONFIG_PCIE_DW
obj-y += dwc/
obj-y += mobiveil/
+obj-y += misc/
# The following drivers are for devices that use the generic ACPI
diff --git a/drivers/pci/controller/misc/Kconfig b/drivers/pci/controller/misc/Kconfig
new file mode 100644
index 0000000..0acea3f
--- /dev/null
+++ b/drivers/pci/controller/misc/Kconfig
@@ -0,0 +1,10 @@
+# SPDX-License-Identifier: GPL-2.0
+config QCOM_QPS615_PCIE_SWITCH
+ bool "QCOM QPS615 PCIe Switch Driver"
+ depends on PCuart
+ help
+ This adds support to enable QPS615 PCIe switch power. And after powering on the switch do
+ switch initialization through I2C writes. The I2C data is parsed from the requested
+ firmware.
+
+ Say Y to compile this driver.
diff --git a/drivers/pci/controller/misc/Makefile b/drivers/pci/controller/misc/Makefile
new file mode 100644
index 0000000..1c2b99e
--- /dev/null
+++ b/drivers/pci/controller/misc/Makefile
@@ -0,0 +1,2 @@
+# SPDX-License-Identifier: GPL-2.0
+obj-$(CONFIG_QCOM_QPS615_PCIE_SWITCH) += qps615.o
Change in arm64: dts: qcom: -rb3g2: Add PCIe nodes.
Enable PCIe1 controller and its corresponding PHY nodes on
-rb3g2 platform. As there are multiple endpoints connected through PCIe switch add smmu id for each BDF.
diff --git a/arch/arm64/boot/dts/qcom/-rb3.dts b/arch/arm64/boot/dts/qcom/-rb3.dts
index 5adce1f..f995a53 100644
--- a/arch/arm64/boot/dts/qcom/-rb3.dts
+++ b/arch/arm64/boot/dts/qcom/-rb3.dts
@@ -512,6 +512,32 @@
bias-bus-hold;
};
+&pcie1 {
+ perst-gpios = <&tlmm 2 GPIO_ACTIVE_LOW>;
+
+ pinctrl-0 = <&pcie1_reset_n>, <&pcie1_wake_n>;
+ pinctrl-names = "default";
+
+ iommu-map = <0x0 &apps_smmu 0x1c80 0x1>,
+ <0x100 &apps_smmu 0x1c81 0x1>,
+ <0x208 &apps_smmu 0x1c84 0x1>,
+ <0x210 &apps_smmu 0x1c85 0x1>,
+ <0x218 &apps_smmu 0x1c86 0x1>,
+ <0x300 &apps_smmu 0x1c87 0x1>,
+ <0x400 &apps_smmu 0x1c88 0x1>,
+ <0x500 &apps_smmu 0x1c89 0x1>,
+ <0x501 &apps_smmu 0x1c90 0x1>;
+
+ status = "okay";
+};
+
+&pcie1_phy {
+ vdda-phy-supply = <&vreg_l10c_0p88>;
+ vdda-pll-supply = <&vreg_l6b_1p2>;
+
+ status = "okay";
+};
+
&qup_uart5_rx {
drive-strength = <2>;
bias-pull-up;
@@ -604,6 +630,21 @@
bias-disable;
};
+ pcie1_reset_n: pcie1-reset-n-state {
+ pins = "gpio2";
+ function = "gpio";
+ drive-strength = <16>;
+ output-low;
+ bias-disable;
+ };
+
+ pcie1_wake_n: pcie1-wake-n-state {
+ pins = "gpio3";
+ function = "gpio";
+ drive-strength = <2>;
+ bias-pull-up;
+ };
+
qup_uart7_sleep_cts: qup-uart7-sleep-cts-state {
pins = "gpio28";
function = "gpio";
Copy to clipboard
QPS615 设备枚举参考的 PCIe 内核驱动程序日志：
[ 7.254674] qcom-pcie 1c08000.pci: supply vdda not found, using dummy regulator
[ 7.285224] qcom-pcie 1c08000.pci: supply vddpe-3v3 not found, using dummy regulator
[ 7.299688] qcom-pcie 1c08000.pci: host bridge /soc@0/pci@1c08000 ranges:
[ 7.313713] qcom-pcie 1c08000.pci: IO 0x0040200000..0x00402fffff -> 0x0000000000
[ 7.329778] qcom-pcie 1c08000.pci: MEM 0x0040300000..0x005fffffff -> 0x0040300000
[ 7.479174] qcom-pcie 1c08000.pci: iATU: unroll T, 8 ob, 8 ib, align 4K, limit 1024G
[ 7.577792] qcom-pcie 1c08000.pci: PCIe Gen.3 x2 link up
[ 7.648353] qcom-pcie 1c08000.pci: PCI host bridge to bus 0001:00
[ 7.654618] pci_bus 0001:00: root bus resource [bus 00-ff]
[ 7.654620] pci_bus 0001:00: root bus resource [io 0x0000-0xfffff]
[ 7.654622] pci_bus 0001:00: root bus resource [mem 0x40300000-0x5fffffff]
[ 7.654633] pci 0001:00:00.0: [17cb:010b] type 01 class 0x060400
[ 7.665893] pci 0001:00:00.0: reg 0x10: [mem 0x00000000-0x00000fff]
[ 7.684913] pci 0001:00:00.0: PME# supported from D0 D3hot D3cold
[ 7.700502] pci 0001:01:00.0: [1179:0623] type 01 class 0x060400
[ 7.710817] pci 0001:01:00.0: PME# supported from D0 D3hot D3cold
[ 7.733698] pci 0001:01:00.0: bridge configuration invalid ([bus 00-00]), reconfiguring
[ 7.738818] pci 0001:02:01.0: [1179:0623] type 01 class 0x060400
[ 7.751157] pci 0001:02:01.0: PME# supported from D0 D3hot D3cold
[ 7.763174] pci 0001:02:02.0: [1179:0623] type 01 class 0x060400
[ 7.777084] pci 0001:02:02.0: PME# supported from D0 D3hot D3cold
[ 7.792832] pci 0001:02:03.0: [1179:0623] type 01 class 0x060400
[ 7.815659] pci 0001:02:03.0: PME# supported from D0 D3hot D3cold
Copy to clipboard
## PCIe 软件对 USB 的支持
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
本节介绍如何通过 Qualcomm Linux 芯片产品中的 PCIe switch 激活 USB 接口。PCIE1 实例链接到 QPS615 switch 的端点，QPS615 的下游端口连接到 PCIe 转 USB 端点。下图说明了使用 Qualcomm Linux 芯片产品中的 QPS615 进行的 PCIe 转 USB 端点连接。
Figure : Qualcomm Robotics RB3 Gen 2 功能框图
### 启用 PCIe 转 USB 控制器的电源
启用通过 QPS615 switch 链接的 PCIe 转 USB 控制器的电源，并复位通过 GPIO162 连接的外部 USB 集线器。这是正确检测 USB 外设并使其正常工作的必要条件。
diff --git a/arch/arm64/boot/dts/qcom/qcs6490-addons-rb3gen2.dtsi b/arch/arm64/boot/dts/qcom/qcs6490-addons-rb3gen2.dtsi
index bf95b66..4a76a36 100644
--- a/arch/arm64/boot/dts/qcom/qcs6490-addons-rb3gen2.dtsi
+++ b/arch/arm64/boot/dts/qcom/qcs6490-addons-rb3gen2.dtsi
@@ -40,6 +40,37 @@
regulator-enable-ramp-delay = <10000>;
};
+ upd_3p3_vreg: upd_3p3_vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "upd_3p3_vreg";
+ gpio = <&pm7250b_gpios 1 0>;
+ vin-supply = <&qps615_rsex_vreg>;
+ regulator-min-microvolt = <3300000>;
+ regulator-max-microvolt = <3300000>;
+ enable-active-high;
+ regulator-enable-ramp-delay = <10000>;
+ regulator-always-on;
+ };
+
+ upd_rest_vreg: upd_rest_vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "upd_rest_vreg";
+ gpio = <&pm8350c_gpios 4 0>;
+ vin-supply = <&upd_3p3_vreg>;
+ regulator-min-microvolt = <3300000>;
+ regulator-max-microvolt = <3300000>;
+ enable-active-high;
+ regulator-always-on;
+ };
+
+ usbhub_rest_vreg: usbhub_rest_vreg {
+ compatible = "regulator-fixed";
+ regulator-name = "usbhub_rest_vreg";
+ pinctrl-names = "default";
+ pinctrl-0 = <&pcie1_usb_hub_reset_default>;
+ gpio = <&tlmm 162 GPIO_ACTIVE_LOW>;
+ enable-active-high;
+ };
};
&i2c0 {
@@ -165,6 +196,14 @@
bias-pull-down;
input-enable;
};
+
+ pcie1_usb_hub_reset_default: pcie1_usb_hub_reset_default {
+ pins = "gpio162";
+ function = "gpio";
+ drive-strength = <2>;
+ output-high;
+ bias-pull-down;
+ };
};
Copy to clipboard
### 避免 PCIe 转 USB 控制器过早切换
确保 PCIe 转 USB 控制器跳过 `usb_early-handoff`，因为未加载固件。这是防止启动持续时间受到任何不利影响的必要条件。
diff --git a/drivers/usb/host/pci-quirks.c b/drivers/usb/host/pci-quirks.c
index 2665832..c3d488f 100644
--- a/drivers/usb/host/pci-quirks.c
+++ b/drivers/usb/host/pci-quirks.c
@@ -1260,6 +1260,11 @@
return;
}
+ /* Skip handoff for Renesas PCI USB controller on QCOM SOC */
+ if ((pdev->vendor == PCI_VENDOR_ID_RENESAS) &&
+ (pcie_find_root_port(pdev)->vendor == PCI_VENDOR_ID_QCOM))
+ return;
+
if (pdev->class != PCI_CLASS_SERIAL_USB_UHCI &&
pdev->class != PCI_CLASS_SERIAL_USB_OHCI &&
pdev->class != PCI_CLASS_SERIAL_USB_EHCI &&
Copy to clipboard
### 保存和恢复配置空间 QPS615 switch
在电源管理待机状态下保留 PCIe 桥接设备的配置空间。在电源管理恢复状态下恢复 PCIe 桥接设备的配置空间。这对于确保通过 QPS615 PCIe switch 连接的 PCIe 端点正常工作至关重要。
diff --git a/drivers/pci/controller/misc/qps615.c b/drivers/pci/controller/misc/qps615.c
index 7d63efb..10048cd 100644
--- a/drivers/pci/controller/misc/qps615.c
+++ b/drivers/pci/controller/misc/qps615.c
@@ -5,6 +5,7 @@
#include
#include
#include
+#include
#define DRV_NAME "qps615-switch-i2c"
@@ -235,6 +236,24 @@
}
module_init(qps615_i2c_init);
+static void qcom_pcie_resume_early(struct pci_dev *pdev)
+{
+ pci_restore_state(pdev);
+}
+
+DECLARE_PCI_FIXUP_CLASS_RESUME_EARLY(PCI_ANY_ID,
+ PCI_ANY_ID, PCI_CLASS_BRIDGE_PCI_NORMAL, 0,
+ qcom_pcie_resume_early);
+
+static void qcom_pcie_suspend_late(struct pci_dev *pdev)
+{
+ pci_save_state(pdev);
+}
+
+DECLARE_PCI_FIXUP_CLASS_SUSPEND_LATE(PCI_ANY_ID,
+ PCI_ANY_ID, PCI_CLASS_BRIDGE_PCI_NORMAL, 0,
+ qcom_pcie_suspend_late);
+
MODULE_AUTHOR("Krishna Chaitanya Chundru ");
MODULE_DESCRIPTION("QPS615 PCIE Switch driver");
MODULE_LICENSE("GPL");
Copy to clipboard
### 下载 PCIe 转 USB 控制器固件
要访问 [https://www.renesas.com/us/en/products/interface/usb-switches-hubs/upd720201-usb-30-host-controller#design_development](https://www.renesas.com/us/en/products/interface/usb-switches-hubs/upd720201-usb-30-host-controller#design_development) 下载固件，应先进行注册并登录 [https://www.renesas.com/](https://www.renesas.com/)。
Note: 确保 `/lib/firmware` 中更新的固件命名为 `renesas_usb_fw.mem`。驱动程序将仅根据此特定文件名读取固件。
使用 /lib/firmware 内的 SCP 或类似工具传输文件。
示例：
scp renesas_usb.mem root@: /lib/firmware Copy to clipboard
Note: 在固件完成刷写后重启设备。后续启动期间，驱动程序读取该固件并激活 PCIe 转 USB 控制器。
### PCIe 转 USB 设备枚举参考的 PCIe 内核驱动程序日志
[ 6.589462] usbcore: registered new device driver onboard-usb-hub
[ 6.653277] usb 2-1: new SuperSpeed USB device number 2 using xhci_hcd
[ 7.013061] usb 2-1.1: new SuperSpeed USB device number 3 using xhci_hcd
[ 7.120657] ax88179_178a 2-1.1:1.0 eth0: register 'ax88179_178a' at usb-0001:04:00.0-1.1, ASIX AX88179 USB 3.0 Gigabit Ethernet, 3e:9e:5e:ff:d3:fb
[ 7.120767] usbcore: registered new interface driver ax88179_178a
Copy to clipboard
**USB**：显示设备信息。
lsusbCopy to clipboard
随即显示以下消息。
Bus 002 Device 003: ID 0b95:1790 ASIX Electronics Corp. AX88179 Gigabit Ethernet
Bus 002 Device 002: ID 05e3:0625 Genesys Logic, Inc. USB3.2 Hub
Bus 002 Device 001: ID 1d6b:0003 Linux Foundation 3.0 root hub
Bus 001 Device 002: ID 05e3:0610 Genesys Logic, Inc. Hub
Bus 001 Device 001: ID 1d6b:0002 Linux Foundation 2.0 root hub
Copy to clipboard
**PCIe**：显示设备信息。
lspciCopy to clipboard
随即显示以下消息。
0001:00:00.0 PCI bridge: Qualcomm Device 010b
0001:01:00.0 PCI bridge: Toshiba Corporation Device 0623
0001:02:01.0 PCI bridge: Toshiba Corporation Device 0623
0001:02:02.0 PCI bridge: Toshiba Corporation Device 0623
0001:02:03.0 PCI bridge: Toshiba Corporation Device 0623
0001:04:00.0 USB controller: Renesas Technology Corp. uPD720201 USB 3.0 Host Controller (rev 03)
0001:05:00.0 Ethernet controller: Toshiba Corporation Device 0220
0001:05:00.1 Ethernet controller: Toshiba Corporation Device 0220
Copy to clipboard
## PCIe 示例客户端驱动程序参考
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
客户端驱动程序定义 `device-id` 表和 `pci_driver` 结构体，并注册到 PCIe 框架。
/*
* Sample data structure which hold client specific private data.
* you can have your client driver specific data in this structure.
*/
struct sample_driver_data {
int driver_data;
};
/*
* Since its sample driver, we are not supplying any valid data.
* You can supply valid data for your driver specific data structure which was defined above
*/
struct sample_driver_data info = {};
/*
* Prepare the device id table. And supply the driver specific data along with device-id.
* Here sample client driver is interested in the (acts as PCIe endpoint) whose device id is 0x306.
*/
static const struct pci_device_id sample_pci_id_table[] = {
{ PCI_DEVICE_SUB(PCI_VENDOR_ID_QCOM, 0x0306, PCI_VENDOR_ID_QCOM, 0x010c),
.driver_data = (kernel_ulong_t) &info },
{ } /* This is must */
};
MODULE_DEVICE_TABLE(pci, sample_pci_id_table); /* This statement is must */
/*
* Prepare the pci_driver data structure with client driver name, pci-id table and with other needed callbacks.
* Pointer to this structure would be passed while registering with PCI frame work.
*/
static struct pci_driver sample_pci_driver = {
.name = "Sample-PCI-Client-driver", /* Give the name that suites your driver description */
.id_table = sample_pci_id_table, /* pci core driver will compare from ids's supplied in this table with the enumerated endpoints */
.probe = sample_pci_probe, /* probe function is invoked by the PCI f/w when id matches with the endpoint id's */
.remove = sample_pci_remove, /* Remove function is invoked by PCI f/w when senses the attached endpoint/function is detached or down */
.driver.pm = &sample_pci_pm_ops /* pm ops that will be called from the pci core driver*/
};
/*
* Ideally we should calling pci_register_driver(&sample_pci_driver) to register with PCI f/w.
* You can do the same from module_init() if your driver is a module.
* But we already have pre-defined macros, which does the same. So we are making use of that
*/
module_pci_driver(sample_pci_driver);Copy to clipboard
## PCIe 调通
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
有关 PCIe 调通的信息，参见 [PCIe 相关配置](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html#pcie-software-support-feature-for-qps615__section_xbl_hhd_l1c)和 [QPS615 switch 支持](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html#pcie-software-support-feature-for-qps615__section_nmw_5jd_l1c)。
## PCIe 功耗优化
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
PCIe 定义了两种功耗管理方法。
- 功耗管理软件，用于确定每个设备的功耗管理功能并分别对各个设备进行管理
- 不需要软件干预的系统，例如主动状态功耗管理 (ASPM)
当链路上未传输任何数据包时，设备会将链路置于节能状态。
### PCIe L0 链路状态
PCIe 功耗管理定义了以下 L0 链路状态：
- L0：工作状态，在该状态下启用所有 PCIe 事务和其他操作
- L0s：具有低恢复延迟的 ASPM 状态（节能待机状态）
### PCIe设备状态
PCIe 功耗管理定义了以下设备状态：
- D0（必选）：设备处于完全 ON 状态，此时存在两个子状态
- D0uninitialized：当设备退出复位状态后等待枚举和配置时，该功能处于 D0uninitialized 状态
- D0active
- 当完成枚举和配置过程后，该功能处于 D0active 状态
- 当系统软件启用一个或多个（任意组合）功能参数（如内存空间启用、I/O 空间启用、总线主启用（BME）位）时，该功能进入 D0active 状态
- D1（可选）：轻度休眠状态
- 该功能只能发出 PME 消息，无法发出其他 TLP
- 该功能只能充当配置事务的目标，无法充当其他事务的目标
- 该功能通过发出设定 PM 控制和状态寄存器的软件命令来进入 D1 状态
- D2（可选）：深度休眠状态
- 该功能只能发出 PME 消息，无法发出其他 TLP
- 该功能只能充当配置事务的目标，无法充当其他事务的目标
- 该功能通过发出设定 PM 控制和状态寄存器的软件命令来进入 D2 状态
- D3（必选）：设备处于最低功耗状态，此时该功能必须支持两种 D3 状态
- D3hot
- 该功能只能发出 PME 消息，无法发出其他 TLP
- 该功能只能充当配置事务的目标，无法充当其他事务的目标
- 该功能通过设定功耗状态位域发出软件命令来进入 D3hot 状态
- D3cold：设备进入 D3cold 状态并断电；当恢复供电时，设备进入 D0uninitialized 状态
## PCIe 验证
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
有关 PCIe 验证的信息，参见 [PCIe 相关配置](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html#pcie-software-support-feature-for-qps615__section_xbl_hhd_l1c)和 [QPS615 switch 支持](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html#pcie-software-support-feature-for-qps615__section_nmw_5jd_l1c)。
## PCIe 调试
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
`lspci` 和 `setpci` 命令为 Linux 发行版的原生命令。这两条命令提供多种级别的输出，并且还可用于在某个时间点查看 PCI 总线上训练的不同组件的功能和状态。这些功能大多反映的是 PCIe 基本规范所需的配置空间寄存器。更多详细信息，可访问 [https://pcisig.com/specifications](https://pcisig.com/specifications)。如需查看使用说明，可运行以下命令。
lspci --helpCopy to clipboard
以下功能有助于解决 PCIe 问题。
- 显示设备信息
lspciCopy to clipboard
随即显示以下消息。
0001:00:00.0 PCI bridge: Qualcomm Device 010b
0001:01:00.0 PCI bridge: Toshiba Corporation Device 0623
0001:02:01.0 PCI bridge: Toshiba Corporation Device 0623
0001:02:02.0 PCI bridge: Toshiba Corporation Device 0623
0001:02:03.0 PCI bridge: Toshiba Corporation Device 0623
0001:04:00.0 USB controller: Renesas Technology Corp. uPD720201 USB 3.0 Host Controller (rev 03)
0001:05:00.0 Ethernet controller: Toshiba Corporation Device 0220
0001:05:00.1 Ethernet controller: Toshiba Corporation Device 0220Copy to clipboard
- 显示设备控制寄存器中的 PCIe 设备和厂商 ID。
lspci -nvmmCopy to clipboard
随即显示以下消息。
Slot: 0001:00:00.0
Class: 0604
Vendor: 17cb
Device: 010b
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0
IOMMUGroup: 33
Slot: 0001:01:00.0
Class: 0604
Vendor: 1179
Device: 0623
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0/pcie1_bus1_dev0_fn0
IOMMUGroup: 33
Slot: 0001:02:01.0
Class: 0604
Vendor: 1179
Device: 0623
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0/pcie1_bus1_dev0_fn0/pcie1_bus2_dev1_fn0
IOMMUGroup: 33
Slot: 0001:02:02.0
Class: 0604
Vendor: 1179
Device: 0623
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0/pcie1_bus1_dev0_fn0/pcie1_bus2_dev2_fn0
IOMMUGroup: 33
Slot: 0001:02:03.0
Class: 0604
Vendor: 1179
Device: 0623
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0/pcie1_bus1_dev0_fn0/pcie1_bus2_dev3_fn0
IOMMUGroup: 33
Slot: 0001:04:00.0
Class: 0c03
Vendor: 1912
Device: 0014
Rev: 03
ProgIf: 30
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0/pcie1_bus1_dev0_fn0/pcie1_bus2_dev2_fn0/pcie1_bus4_dev0_fn0
IOMMUGroup: 33
Slot: 0001:05:00.0
Class: 0200
Vendor: 1179
Device: 0220
SVendor: 1179
SDevice: 0001
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0/pcie1_bus1_dev0_fn0/pcie1_bus2_dev3_fn0/qps615_eth0,qps615_eth0@pcie1_rp
IOMMUGroup: 33
Slot: 0001:05:00.1
Class: 0200
Vendor: 1179
Device: 0220
SVendor: 1179
SDevice: 0001
DTNode: /sys/firmware/devicetree/base/soc@0/pci@1c08000/pcie@0/pcie1_bus1_dev0_fn0/pcie1_bus2_dev3_fn0/qps615_eth1,qps615_eth1@pcie1_rp
IOMMUGroup: 33Copy to clipboard
有关 PCIe 调试的更多信息，可访问 [https://www.kernel.org/doc/html/v4.17/driver-api/pci.html](https://www.kernel.org/doc/html/v4.17/driver-api/pci.html)。
## PCIe 示例
Source: [https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html](https://docs.qualcomm.com/doc/80-70014-8Y/topic/pcie.html)
有关上游设备树参考的信息，可访问 [https://git.linaro.org/kernel-org/linux-next.git/tree/arch/arm64/boot/dts/qcom/sc7280.dtsi](https://git.linaro.org/kernel-org/linux-next.git/tree/arch/arm64/boot/dts/qcom/sc7280.dtsi) 和 [https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/tree/drivers/pci/controller/dwc/pcie-qcom.c?h=v6.8-rc6#n1634](https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/tree/drivers/pci/controller/dwc/pcie-qcom.c?h=v6.8-rc6#n1634)。
有关 Qualcomm Linux 芯片产品设备树节点的信息，可访问 [https://git.linaro.org/kernel-org/linux-next.git/tree/arch/arm64/boot/dts/qcom/qcs6490-rb3gen2.dts](https://git.linaro.org/kernel-org/linux-next.git/tree/arch/arm64/boot/dts/qcom/qcs6490-rb3gen2.dts)。
### 客户端和 PCI 驱动程序操作流程
下图显示了 PCIe 客户端驱动程序为客户端配置 PCIe 驱动程序的步骤。
### 客户端和 PCI 驱动程序 high-level 调用流程
下图显示了 PCIe 客户端驱动程序与 PCIe 驱动程序之间的 high-level 调用流程和调用详细信息。
Last Published: Aug 22, 2024
[Previous Topic
I3C](https://docs.qualcomm.com/bundle/publicresource/80-70014-8Y/topics/i3c.md) [Next Topic
USB](https://docs.qualcomm.com/bundle/publicresource/80-70014-8Y/topics/usb.md)