# Tham khảo
Phần này bao gồm các tài liệu tham khảo sau:
- Vị trí đầu nối mở rộng tốc độ thấp và tốc độ cao, GPIO và số thứ tự chân
- Vị trí và chức năng của công tắc DIP
- Cách kết nối cảm biến camera tùy chỉnh
- Thiết kế tham khảo và tài liệu có liên quan
- Từ viết tắt và thuật ngữ
## Đầu nối mở rộng tốc độ thấp và tốc độ cao
Mọi GPIO thông thường và thiết bị ngoại vi phổ dụng Qualcomm (QUP) đều có logic 1,8 V trừ khi có quy định khác.
Hình ảnh sau đây minh họa vị trí của các đầu nối mở rộng tốc độ thấp và tốc độ cao trên bo mạch chủ.
>
>
> 
### Đầu nối mở rộng tốc độ thấp 1 (LS1)
Đầu nối LS1 có các chức năng sau:
- UART (x2)
- I2C (x2)
- SPI
- PCM
- GPIOs (x12)
- Nguồn điện DC
- Tiếp mát
Các GPIO có nhãn QUP có thêm khả năng giao tiếp tốc độ thấp (UART, SPI, I2C).
Bạn cũng có thể sử dụng giao tiếp tốc độ thấp để điều khiển nhiều thiết bị ngoại vi khác nhau, chẳng hạn như chức năng âm thanh.
| Chức năng đánh thức | GPIO | Tín hiệu | Số thứ tự chân | Số thứ tự chân | Tín hiệu | GPIO | Chức năng đánh thức |
| --- | --- | --- | --- | --- | --- | --- | --- |
| – | – | GND | 1 | 2 | GND | – | – |
| Có | 16 | UART0\_CTS | 3 | 4 | PWR\_BTN\_N | KPD\_PWR\_N | – |
| Có | 18 | UART0\_TXD | 5 | 6 | RST\_BTN\_N | PM\_RESIN\_N | – |
| Có | 19 | UART0\_RXD | 7 | 8 | SPI0\_SCLK | 46 | – |
| – | 17 | UART0\_RTS | 9 | 10 | SPI0\_MISO | 44 | Có |
| – | 22 | UART1\_TXD | 11 | 12 | SPI0\_CS | 47 | Có |
| Có | 23 | UART1\_RXD | 13 | 14 | SPI0\_MOSI | 45 | Có |
| – | 9 | I2C0\_SCL | 15 | 16 | PCM\_FS/I2S0\_WS | 100 | – |
| Có | 8 | I2C0\_SDA | 17 | 18 | PCM\_CLK/I2S0\_CLK | 97 | – |
| – | 5 | I2C1\_SCL | 19 | 20 | PCM\_DO/I2S0\_D1 | 99 | – |
| Có | 4 | I2C1\_SDA | 21 | 22 | PCM\_DI/I2S0\_D0 | 98 | – |
| Có | 36 | GPIO-A/QUP-A0 | 23 | 24 | GPIO-B | 96 | Có |
| – | 37 | GPIO-C/QUP-A1 | 25 | 26 | GPIO-D/QUP-A3 | 39 | Có |
| – | 38 | GPIO-E/QUP-A2 | 27 | 28 | GPIO-F\* | 124 | – |
| Có | 80 | GPIO-G\* | 29 | 30 | GPIO-H\* | 123 | Có |
| Có | 20 | GPIO-I\* | 31 | 32 | GPIO-J\* | 109 | – |
| Có | 21 | GPIO-K\* | 33 | 34 | GPIO-L\* | 136 | Có |
| – | – | 1.8 V-A | 35 | 36 | SYS\_DCIN | – | – |
| – | – | 5V | 37 | 38 | SYS\_DCIN | – | – |
| – | – | GND | 39 | 40 | GND | – | – |
### Đầu nối mở rộng tốc độ thấp 2 (LS2)
Đầu nối LS2 có các chức năng sau:
- 3 cặp DMIC
- Giao tiếp âm thanh I2S 4 bit bổ sung
- Giao tiếp CAN-FD
- 2x camera CCI I2C
- Các chân PWM và ADC trong PMIC
- Giao tiếp có thể cấu hình có sẵn cho SPI/I2C và UART
- GPIO dự phòng
- ID pin/therm
Bạn cũng có thể sử dụng giao tiếp tốc độ thấp để điều khiển nhiều thiết bị ngoại vi khác nhau, chẳng hạn như chức năng âm thanh.
| Chức năng đánh thức | GPIO | Tín hiệu | Số thứ tự chân | Số thứ tự chân | Tín hiệu | GPIO | Chức năng đánh thức |
| --- | --- | --- | --- | --- | --- | --- | --- |
| Có | 78 | GPIO-U | 1 | 2 | GPIO-Z | 149 | Có |
| Có | 150 | DMIC CLK1/AMIC1\_P | 3 | 4 | CAN\_H | – | – |
| Có | 151 | DMIC DATA1/AMIC1\_M | 5 | 6 | CAN\_L | – | – |
| Có | 148 | GPIO-V/I2S1\_DATA2 | 7 | 8 | 1.8 V-A | VREG\_SYS\_1P8 | – |
| – | 152 | DMIC CLK2/AMIC3\_P | 9 | 10 | GND | – | – |
| Có | 153 | DMIC DATA2/AMIC3\_M | 11 | 12 | PM\_GPIO-A (Đầu ra PWM) | – | – |
| – | 110 | GPIO-W/I2S1\_DATA3 (CAM5\_RST\_N) | 13 | 14 | PM\_GPIO-B (Đầu ra PWM) | – | – |
| Có | 156 | DMIC CLK3/HS\_MIC\_P | 15 | 16 | GPIO-M/QUP-B0 | 32 | Có |
| Có | 157 | DMIC DATA3/HS\_MIC\_M | 17 | 18 | GPIO-N/QUP-B1 | 33 | – |
| – | – | PM\_GPIO-F | 19 | 20 | GPIO-O/QUP-B2 (also PWM) | 34 | Có |
| – | 74 | CCI\_I2C\_SCL2 | 21 | 22 | GPIO-P/QUP-B3 | 35 | Có |
| – | 73 | CCI\_I2C\_SDA2 | 23 | 24 | GPIO-Q/I2S1\_WS | 145 | Có |
| – | 76 | CCI\_I2C\_SCL3 | 25 | 26 | GPIO-R/I2S1\_CLK | 144 | – |
| – | – | SPK0\_P | 27 | 28 | GPIO-S/I2S1\_DATA0 | 146 | – |
| – | – | SKP0\_M | 29 | 30 | GPIO-T/I2S1\_DATA1 | 147 | – |
| – | – | SPK1\_P | 31 | 32 | PM\_GPIO-C (ADC IN) | PM\_B\_AMUX2 (PM7325) | – |
| – | – | SPK1\_M | 33 | 34 | PM\_GPIO-D (ADC IN) | PM\_B\_AMUX4 (PM7325) | – |
| Có | 75 | CCI\_I2C\_SDA3 | 35 | 36 | BATT\_THERM | PM7250B BATT\_THERM | – |
| – | – | PM\_GPIO-E | 37 | 38 | BATT\_ID | PM7250B BATT\_ID | – |
| – | – | VBAT | 39 | 40 | USB\_VBUS | – | – |
| – | – | GND | 41 | 42 | GND | – | – |
| Có | 6 | GPIO-X | 43 | 44 | GPIO-AA | 25 | Có |
| – | 137 | GPIO-Y | 45 | 46 | GPIO-BB | 120 | – |
### Đầu nối mở rộng tốc độ thấp 3 (LS3)
Đầu nối LS3 có các chức năng sau:
- 4 giao tiếp lõi cảm biến Qualcomm QUP
- Tín hiệu ngắt của cảm biến
- GPIO và các nguồn cấp điện bổ sung
Các GPIO có nhãn QUP có thêm khả năng giao diện tốc độ thấp (UART, SPI, I2C). Một số GPIO được dùng để đánh thức bộ vi xử lý ứng dụng.
| Chức năng đánh thức | GPIO | Tín hiệu | Số thứ tự chân | Số thứ tự chân | Tín hiệu | GPIO | Chức năng đánh thức |
| --- | --- | --- | --- | --- | --- | --- | --- |
| – | 68 | GPIO-KK | 1 | 2 | GPIO-TT | 90 | – |
| – | PMIC | SLEEP\_CLK | 3 | 4 | CLK | PMIC | – |
| Có | 119 | GPIO-LL | 5 | 6 | GPIO-UU | 83 | Có |
| Có | 40 | GPIO-MM | 7 | 8 | QCA\_GPIO-D GPIO-YY | 112 | – |
| Có | 41 | GPIO-NN | 9 | 10 | QCA\_GPIO-E GPIO-ZZ | 113 | – |
| – | 42 | GPIO-OO | 11 | 12 | GPIO-VV | 114 | Có |
| – | 111 | QCA\_GPIO-A GPIO-AAA | 13 | 14 | GPIO-WW | 115 | Có |
| – | 116 | QCA\_GPIO-B GPIO-BBB | 15 | 16 | SPI3\_MISO | 48 | Có |
| – | 117 | QCA\_GPIO-C GPIO-CCC | 17 | 18 | SPI3\_MOSI | 49 | – |
| Có | 43 | GPIO-PP | 19 | 20 | SPI3\_CLK | 50 | – |
| – | 129 | GPIO-QQ | 21 | 22 | SPI3\_CS | 51 | Có |
| Có | 165 | SPI2\_CLK (trên SSC\*) | 23 | 24 | PS\_INT | 104 | Có |
| – | 164 | SPI2\_MOSI (trên SSC\*) | 25 | 26 | ACCEL\_INT | 103 | Có |
| Có | 163 | SPI2\_MISO (trên SSC\*) | 27 | 28 | GYRO\_INT | 102 | Có |
| Có | 166 | SPI2\_ACCEL\_CS (trên SSC\*) | 29 | 30 | MAG\_INT | 142 | Có |
| – | 161 | SPI2\_CS1 (trên SSC\*) | 31 | 32 | MAG\_DRDY\_INT | 81 | Có |
| Có | 55 | SPI3\_CS1 (trên SSC\*) | 33 | 34 | I2C4\_SDA (trên SSC\*) | 159 | – |
| – | VREG\_L8C\_1P8 | 1.8 V-B | 35 | 36 | I2C4\_SCL (trên SSC\*) | 160 | – |
| – | – | 5V | 37 | 38 | 1.8 V-C | VREG\_L2C\_1P8 | – |
| – | – | VBAT | 39 | 40 | GND | – | – |
| – | – | GND | 41 | 42 | GND | – | – |
| Có | 130 | GPIO-RR | 43 | 44 | SPI3\_CS2 | 54 | Có |
| Có | 52 | GPIO-SS | 45 | 46 | GPIO-XX | 53 | – |
\* SSC là lõi cảm biến đang chạy trên DSP.
### Đầu nối mở rộng tốc độ cao 1 (HS1)
Đầu nối HS1 có các chức năng sau:
- GPIO
- Giao tiếp hiển thị nối tiếp (DSI)
- Giao tiếp Camera nối tiếp (CSI) (x2)
- Camera MClk
- Giao tiếp điều khiển camera (CCI) (I2C)
- USB DP/DM
| Chức năng đánh thức | GPIO | Tín hiệu | Số thứ tự chân | Số thứ tự chân | Tín hiệu | GPIO | Chức năng đánh thức |
| --- | --- | --- | --- | --- | --- | --- | --- |
| – | 61 | GPIO | 1 | 2 | CSI0\_C\_P | – | – |
| – | 118 | GPIO | 3 | 4 | CSI0\_C\_M | – | – |
| – | 138 | GPIO | 5 | 6 | GND | – | – |
| – | 63 | GPIO | 7 | 8 | CSI0\_D0\_P | – | – |
| – | 62 | GPIO | 9 | 10 | CSI0\_D0\_M | – | – |
| – | 60 | GPIO | 11 | 12 | GND | – | – |
| – | – | GND | 13 | 14 | CSI0\_D1\_P | – | – |
| – | 64 | CLK0/CSI0\_MCLK | 15 | 16 | CSI0\_D1\_M | – | – |
| – | 67 | CLK3/CSI3\_MCLK | 17 | 18 | GND | – | – |
| – | – | GND | 19 | 20 | CSI0\_D2\_P | – | – |
| – | – | DSI0\_CLK\_P | 21 | 22 | CSI0\_D2\_M | – | – |
| – | – | DSI0\_CLK\_M | 23 | 24 | GND | – | – |
| – | – | GND | 25 | 26 | CSI0\_D3\_P | – | – |
| – | – | DSI0\_D0\_P | 27 | 28 | CSI0\_D3\_M | – | – |
| – | – | DSI0\_D0\_M | 29 | 30 | GND | – | – |
| – | – | GND | 31 | 32 | CCI\_I2C\_SCL0 | 70 | – |
| – | – | DSI0\_D1\_P | 33 | 34 | CCI\_I2C\_SDA0 | 69 | – |
| – | – | DSI0\_D1\_M | 35 | 36 | CCI\_I2C\_SCL1 | 72 | Có |
| – | – | GND | 37 | 38 | CCI\_I2C\_SDA1 | 71 | – |
| – | – | DSI0\_D2\_P | 39 | 40 | GND | – | – |
| – | – | DSI0\_D2\_M | 41 | 42 | CSI3\_D0\_P | – | – |
| – | – | GND | 43 | 44 | CSI3\_D0\_M | – | – |
| – | – | DSI0\_D3\_P | 45 | 46 | GND | – | – |
| – | – | DSI0\_D3\_M | 47 | 48 | CSI3\_D1\_P | – | – |
| – | – | GND | 49 | 50 | CSI3\_D1\_M | – | – |
| – | – | USB0\_DP | 51 | 52 | GND | – | – |
| – | – | USB0\_DM | 53 | 54 | CSI3\_C\_P | – | – |
| – | – | GND | 55 | 56 | CSI3\_C\_M | – | – |
| – | – | USB1\_DP / NC | 57 | 58 | GND | – | – |
| – | – | USB1\_DM / NC | 59 | 60 | Dự trữ | – | – |
### Đầu nối mở rộng tốc độ cao 2 (HS2)
Đầu nối HS2 có các chức năng sau:
- Tín hiệu điều khiển và giao tiếp PCIe
- CSI (x2)
- Giao tiếp SPI/QUP
- Camera MClk (x2)
- GPIO bổ sung
- Tín hiệu SS USB
| Chức năng đánh thức | GPIO | Tín hiệu | Số thứ tự chân | Số thứ tự chân | Tín hiệu | GPIO | Chức năng đánh thức |
| --- | --- | --- | --- | --- | --- | --- | --- |
| – | – | PCIE1\_REFCLK\_M | 1 | 2 | CSI1\_C\_P | – | – |
| – | – | PCIE1\_REFCLK\_P | 3 | 4 | CSI1\_C\_M | – | – |
| – | – | PCIE1\_RX\_M | 5 | 6 | GND | – | – |
| – | – | PCIE1\_RX\_P | 7 | 8 | CSI1\_D0\_P | – | – |
| – | – | PCIE1\_TX\_M | 9 | 10 | CSI1\_D0\_M | – | – |
| – | – | PCIE1\_TX\_P | 11 | 12 | GND | – | – |
| – | 87 | GPIO-CC | 13 | 14 | CSI1\_D1\_P | – | – |
| Có | 88 | GPIO-DD | 15 | 16 | CSI1\_D1\_M | – | – |
| Có | 89 | GPIO-EE | 17 | 18 | GND | – | – |
| – | 2 | GPIO-FF | 19 | 20 | CSI1\_D2\_P | – | – |
| Có | 79 | GPIO-GG | 21 | 22 | CSI1\_D2\_M | – | – |
| Có | 3 | GPIO-HH | 23 | 24 | GND | – | – |
| – | – | GND | 25 | 26 | CSI1\_D3\_P | – | – |
| – | 65 | CLK1/CSI1\_MCLK | 27 | 28 | CSI1\_D3\_M | – | – |
| – | 66 | CLK2/CSI2\_MCLK | 29 | 30 | GND | – | – |
| – | – | GND | 31 | 32 | SPI1\_CLK | 58 | – |
| – | – | CSI2\_C\_P | 33 | 34 | SPI1\_CS | 59 | Có |
| – | – | CSI2\_C\_M | 35 | 36 | SPI1\_MOSI | 57 | – |
| – | – | GND | 37 | 38 | SPI1\_MISO | 56 | Có |
| – | – | CSI2\_D0\_P | 39 | 40 | GPIO-AA/CSI4\_MCLK | 68 | Có |
| – | – | CSI2\_D0\_M | 41 | 42 | GPIO-BB/CSI5\_MCLK | 93 | Có |
| – | – | GND | 43 | 44 | GPIO-II | 77 | Có |
| – | – | CSI2\_D1\_P | 45 | 46 | GPIO-JJ | 122 | – |
| – | – | CSI2\_D1\_M | 47 | 48 | PMIC SPMI CLK | PMK\_7325 GPIO\_01 | – |
| – | – | GND | 49 | 50 | PMIC SPMI DATA | PMK\_7325\_GPIO\_02 | – |
| – | – | CSI2\_D2\_P | 51 | 52 | GND | – | – |
| – | – | CSI2\_D2\_M | 53 | 54 | USB0\_SS\_TX0\_P | – | – |
| – | – | GND | 55 | 56 | USB0\_SS\_TX0\_M | – | – |
| – | – | CSI2\_D3\_P | 57 | 58 | USB0\_SS\_RX0\_P | – | – |
| – | – | CSI2\_D3\_M | 59 | 60 | USB0\_SS\_RX0\_M | – | – |
Đầu nối mở rộng tốc độ cao 3 (HS3)
Đầu nối HS3 có các chức năng sau:
- Giao tiếp PCIe bổ sung
- Giao tiếp camera CSI bổ sung
- Giao tiếp hiển thị DSI bổ sung
- Tín hiệu clock bổ sung
| Chức năng đánh thức | GPIO | Tín hiệu | Số thứ tự chân | Số thứ tự chân | Tín hiệu | GPIO | Chức năng đánh thức |
| --- | --- | --- | --- | --- | --- | --- | --- |
| – | – | CSI4\_C\_P | 1 | 2 | GND | – | – |
| – | – | CSI4\_C\_M | 3 | 4 | PCIE1\_RX1\_M | – | – |
| – | – | CSI4\_D0\_P | 5 | 6 | PCIE1\_RX1\_P | – | – |
| – | – | CSI4\_D0\_M | 7 | 8 | PCIE1\_TX1\_M | – | – |
| – | – | GND | 9 | 10 | PCIE1\_TX1\_P | – | – |
| – | – | CSI4\_D1\_P | 11 | 12 | GND | – | – |
| – | – | CSI4\_D1\_M | 13 | 14 | PCIE2\_REFCLK\_M | – | – |
| – | – | CSI4\_D2\_P | 15 | 16 | PCIE2\_REFCLK\_P | – | – |
| – | – | CSI4\_D2\_M | 17 | 18 | PCIE2\_RX0\_M | – | – |
| – | – | CSI4\_D3\_P | 19 | 20 | PCIE2\_RX0\_P | – | – |
| – | – | CSI4\_D3\_M | 21 | 22 | PCIE2\_RX1\_M (không sử dụng) | – | – |
| – | – | GND | 23 | 24 | PCIE2\_RX1\_P (không sử dụng) | – | – |
| – | – | CSI3\_D2\_P | 25 | 26 | PCIE2\_TX0\_M | – | – |
| – | – | CSI3\_D2\_M | 27 | 28 | PCIE2\_TX0\_P | – | – |
| – | – | CSI3\_D3\_P | 29 | 30 | PCIE2\_TX1\_M (không sử dụng) | – | – |
| – | – | CSI3\_D3\_M | 31 | 32 | PCIE2\_TX1\_P (không sử dụng) | – | – |
| – | – | GND | 33 | 34 | GND | – | – |
| – | – | CSI5\_C\_P | 35 | 36 | DSI1\_CLK\_P | – | – |
| – | – | CSI5\_C\_M | 37 | 38 | DSI1\_CLK\_M | – | – |
| – | – | CSI5\_D0\_P | 39 | 40 | DSI1\_D0\_P | – | – |
| – | – | CSI5\_D0\_M | 41 | 42 | DSI1\_D0\_M | – | – |
| – | – | CSI5\_D1\_P | 43 | 44 | DSI1\_D1\_P | – | – |
| – | – | CSI5\_D1\_M | 45 | 46 | DSI1\_D1\_M | – | – |
| – | – | CSI5\_D2\_P | 47 | 48 | GND | – | – |
| – | – | CSI5\_D2\_M | 49 | 50 | DSI1\_D2\_P | – | – |
| – | – | CSI5\_D3\_P | 51 | 52 | DSI1\_D2\_M | – | – |
| – | – | CSI5\_D3\_M | 53 | 54 | DSI1\_D3\_P | – | – |
| – | – | GND | 55 | 56 | DSI1\_D3\_M | – | – |
| – | – | PMK8002\_RF\_CLK1 | 57 | 58 | GND | – | – |
| – | LNBBCLK2 | PMK8002\_RF\_CLK2 | 59 | 60 | GPIO-DDD | PM\_A\_GPIO\_05 (PM7250B) | – |
## Công tắc DIP
Hình ảnh sau đây minh họa vị trí của các công tắc DIP trên bo mạch chủ và bộ chuyển tiếp.
Công tắc DIP nằm ở phía trước, mặt dưới của bo mạch chủ và bo mạch bộ chuyển tiếp. Các công tắc này nằm gần phía trước, mặt trên cùng của bo mạch lửng Vision. Một dụng cụ đi kèm tương tự như que tăm nha khoa để giúp tiếp cận các công tắc khó tiếp cận.
### Công tắc DIP trên bo mạch chủ
DIP\_SW\_0 chứa 6 công tắc và nằm ở mặt dưới của bo mạch chủ. DIP\_SW\_1 không hoạt động. Dùng que tăm đi kèm trong bộ công cụ để tiếp cận các công tắc có thể khó tiếp cận. Bảng sau liệt kê các công tắc và chức năng của chúng.
Chọn công tắc DIP
| DIP\_SW\_0 | Tên | Chi tiết | Mặc định |
| --- | --- | --- | --- |
| 1 | Công tắc micrô | ON: DMIC trên bo mạch
OFF: DMIC ngoài bo mạch (đầu nối LS2) | ON |
| 2 | Debug UART | ON: bật serial log (UART gỡ lỗi)
OFF: tắt serial log (UART ngoài bo mạch) | ON |
| 3 | N/A | – | – |
| 4 | Công tắc HDMI | ON: Đã tắt HDMI
OFF: Đã bật HDMI | OFF |
| 5 | Bật/tắt IMU cảm biến | ON: Đã tắt IMU trên bo mạch
OFF: Đã bật IMU trên bo mạch | OFF |
| 6 | Clock bên ngoài IMU | ON: Clock bên ngoài cho IMU
OFF: không có clock bên ngoài cho IMU | OFF |
Sơ đồ sau đây cho thấy cách các chế độ cài đặt công tắc DIP trên bo mạch chủ điểu khiển việc định tuyến tín hiệu từ/đến các đầu nối và linh kiện. Tham khảo [sơ đồ khối](https://docs.qualcomm.com/doc/80-70018-251V/topic/rb3_hardware_overview.html#mainboard-interposer-block-diagram) để xem tín hiệu, công tắc và đầu nối theo bối cảnh.
>
>
> 
>
> **Circuits controlled by DIP switches on the mainboard**
### Công tắc DIP trên bộ chuyển tiếp
Hình ảnh sau đây minh họa vị trí của các công tắc DIP trên bộ chuyển tiếp.
>
>
> 
>
> **DIP switches on the interposer**
Bo mạch bộ chuyển tiếp có 3 công tắc DIP cấu hình khởi động. Bảng sau liệt kê các công tắc DIP của bộ chuyển tiếp và chức năng của chúng:
| DIP\_SW\_2 | Tên | Chi tiết | Mặc định |
| --- | --- | --- | --- |
| 1 | BOOT\_CONFIG\_1 [GPIO\_120] | Chọn thiết bị khởi động bên ngoài | OFF |
| 2 | BOOT\_CONFIG\_2 [GPIO\_122] | Chọn thiết bị khởi động bên ngoài | OFF |
| 3 | BOOT\_CONFIG\_3 [GPIO\_124] | Chọn thiết bị khởi động bên ngoài | OFF |
| 4 | BOOT\_CONFIG\_0 [GPIO\_118] | ON: tắt watchdog
OFF: bật watchdog | OFF |
| | | | |
| | | | |
Chọn công tắc DIP trên bộ chuyển tiếp (DIP_SW_3)
| DIP\_SW\_3 | Tên | Chi tiết | Mặc định |
| --- | --- | --- | --- |
| 1 | DIP\_CSI3\_SW | OFF: Đầu vào CSI3 từ bo mạch lửng Vision CAM3 (IMX577)
ON: Đầu vào CSI3 từ bo mạch lửng Vision CAM5 (GMSL) | OFF |
| 2 | PCIE\_DIP\_SW | ON: PCIe 1 làn QPS nối đến đầu nối 500 tới bo mạch chủ (PCIE2 mở rộng HS)
OFF: PCIe 1 làn QPS đến PCIE2USB (uPD) | OFF |
Chọn công tắc DIP trên bộ chuyển tiếp (DIP_SW_4)
| DIP\_SW\_4 | Tên | Chi tiết | Mặc định |
| --- | --- | --- | --- |
| 1 | CSI1\_DIP\_SW | ON: Đầu vào CSI1 từ bộ chuyển tiếp CPHY CAM1
OFF: Đầu vào CSI1 từ bo mạch lửng Vision CAM1 | OFF |
| 2 | CSI2\_DIP\_SW | ON: Đầu vào CSI2 từ bộ chuyển tiếp CPHY CAM2
OFF: Đầu vào CSI2 từ bo mạch lửng Vision CAM2 | OFF |
| 3 | QSPI\_CAN\_DIP\_SW | ON: không được hỗ trợ
OFF: Giao tiếp SPI tới CAN trên bo mạch chủ | OFF |
| 4 | QSPI\_GPIO\_DIP\_SW | ON: không được hỗ trợ
OFF: Giao tiếp SPI tới CAN trên bo mạch chủ | OFF |
Lưu đồ sau đây cho thấy cách các chế độ cài đặt công tắc DIP trên bộ chuyển mạch điều khiển việc định tuyến tín hiệu từ/đến các đầu nối và linh kiện. Tham khảo [sơ đồ khối](https://docs.qualcomm.com/doc/80-70018-251V/topic/rb3_hardware_overview.html#mainboard-interposer-block-diagram) để xem tín hiệu, công tắc và đầu nối theo bối cảnh.
>
>
> 
>
> **Circuits controlled by DIP switches on the interposer**
### Công tắc DIP trên bo mạch lửng Vision
Hình ảnh sau đây minh họa vị trí của các công tắc DIP trên bo mạch lửng Vision.
>
>
> 
>
> **Vision mezzanine DIP switches**
Công tắc DIP trên bo mạch lửng Vision (DIP1)
| DIP1 | Tên | Chi tiết | Mặc định |
| --- | --- | --- | --- |
| 1 | SENSOR\_SPI\_PASSTHRU | ON: Snapdragon sensor core (SSC) cảm biến SPI được nối với công tắc IMU\_SPI\_SELECT
OFF: Truyền qua SPI của cảm biến IMU | OFF |
| 2 | APPS\_SPI\_PASSTHRU | ON: SPI bộ vi xử lý ứng dụng được nối tới công tắc IMU\_SPI\_SELECT
OFF: truyền qua | OFF |
| 3 | CAM2\_APPS\_SPI\_PASSTHRU | ON: Đầu nối SPI với CAM2
OFF: truyền qua | OFF |
| 4 | PRESS\_SENS\_DISCONNECT | ON: Trên bo mạch
OFF: Đã ngắt kết nối | ON |
| 5 | MAG\_SENSOR\_DISCONNECT | ON: Trên bo mạch
OFF: Đã ngắt kết nối | ON |
| 6 | UART0\_PASSTHRU | ON: Trên bo mạch
OFF: truyền qua | OFF |
Công tắc DIP trên bo mạch lửng Vision (DIP2)
| DIP2 | Tên | Chi tiết | Mặc định |
| --- | --- | --- | --- |
| 1 | DIP\_CSI0A\_B\_SWITCH | ON: CSI0 cả 4 làn tới CAM0A
OFF: CSI0 2 làn tới CAM0A, 1 làn tới CAM0B | OFF |
| 2 | MIC\_DISCONNECT | ON: DMIC 2/3 kết nối với micrô trên bo mạch
OFF: Truyền qua DMIC 2/3 | ON |
| 3 | IMU\_SPI\_SELECT | ON: Kết nối IMU với APPS SPI – chỉ khi DIP 1:2 đang BẬT
OFF: Kết nối IMU với SSC SPI – chỉ khi DIP 1:1 đang BẬT | OFF |
| 4 | IMU\_INT\_1\_2\_SELECT\_LOGIC1 | ON: IMU INT1 tới GYRO\_INT, IMU INT2 tới PMIC lock
OFF: IMU INT1 và 2 được kết nối với công tắc cảm biến IMU | OFF |
| 5 | IMU\_INT\_1\_2\_SELECT\_LOGIC2 | ON: IMU INT1 tới ACCEL\_INT, IMU INT2 tới GYRO\_INT
OFF: Đã ngắt kết nối IMU INT 1 và 2 | OFF |
| 6 | PRESSURE\_COMPASS\_SELECT | ON: Áp kế/La bàn được kết nối với APPS I2C
OFF: Áp kế/La bàn được kết nối với I2C lõi của cảm biến | OFF |
Sơ đồ sau đây cho thấy cách các chế độ cài đặt công tắc DIP trên bo mạch lửng Vision điểu khiển việc kết nối tín hiệu từ/đến các đầu nối và linh kiện. Tham khảo [sơ đồ khối](https://docs.qualcomm.com/doc/80-70018-251V/topic/rb3_hardware_overview.html#mainboard-interposer-block-diagram) nếu cần để xem các tín hiệu, công tắc và đầu nối theo bối cảnh cụ thể.
**Mạch được điều khiển bởi công tắc DIP trên bo mạch lửng Vision**
## Kết nối một cảm biến camera tùy chỉnh
Nếu đầu nối cảm biến camera của bạn khớp với bo mạch RB3 Gen 2, bạn có thể sử dụng đầu nối đó trực tiếp. Xem [Design Package, RB5/RB5GEN2/RB3GEN2 Navigation Mezzanine](https://www.qualcomm.com/search?query=DP25-PV086-43#q=DP25-PV086-43&tab=all) để biết chi tiết về đầu nối.
**Đầu nối camera trên bo mạch lửng Vision**
Nếu không, hãy tạo một giao tiếp PCB để chuyển đổi chân cắm từ bo mạch lửng Vision sao cho phù hợp với tín hiệu cảm biến camera. Ví dụ bên dưới giả định `camera mắt cá` sẽ được thử nghiệm với RB3 Gen 2. Ngoài ra, cần có 2 loại cáp mềm khác nhau (Flex\_A và Flex\_B).
**Bo mạch lửng Vision với giao tiếp PCB**
Một bo mạch lửng Vision tùy chỉnh cũng có thể được thiết kế để chứa nhiều đầu nối camera. Xem [Design Package, RB5 Generic Mezz Card Schematic and Layout, IOT](https://www.qualcomm.com/search?query=DP25-63340-1#q=DP25-63340-1&tab=all).
### Đầu nối trên RB3 Gen 2
Các đầu nối CAM1 và CAM2 trên bộ chuyển tiếp (*xem bên dưới*) là C/D-PHY. Các đầu nối trên [Bo mạch lửng Vision](https://docs.qualcomm.com/doc/80-70018-251V/topic/references.html#vision-mezz-connectors) chỉ là D-PHY.
**Đầu nối camera bộ chuyển tiếp**
Các hình ảnh sau đây hiển thị thông tin chi tiết về đầu nối CAM1 và CAM2 trên bộ chuyển tiếp.
### Pinout Bo mạch lửng Vision
Bảng sau đây liệt kê các vị trí pinout trên Bo mạch lửng Vision.
| Đầu nối MIPI CSI 4 làn RB5 | Đầu nối MIPI CSI 4 làn RB5 | Đầu nối MIPI CSI 4 làn RB5 | Đầu nối MIPI CSI 4 làn RB5 | Đầu nối MIPI CSI 4 làn RB5 | Đầu nối MIPI CSI 4 làn RB5 |
| --- | --- | --- | --- | --- | --- |
| Chân | CAM0A | CAM1 | CAM2 | CAM3 | Ghi chú |
| 1 | Strobe (GPIO) | Strobe (GPIO) | Strobe (GPIO) | Strobe (GPIO) | Strobe thường không được hầu hết các mô-đun sử dụng |
| 2 | Dự phòng (GPIO) | Dự phòng (GPIO) | Dự phòng (GPIO), SPI\_CLK tùy chọn | Dự phòng (GPIO) | dự phòng thường không được hầu hết các mô-đun sử dụng |
| 3 | 2V8 | 2V8 | 2V8 | 2V8 hoặc 5V | |
| 4 | GND | GND | SPI\_MOSI tùy chọn | GND | |
| 5 | Reset (GPIO) | Reset (GPIO) | Reset (GPIO) | Reset (GPIO) | GPIO chính |
| 6 | GND | GND | GND, đối với CAM2, chân này có thể được ánh xạ lại tới 32kHz SLEEP\_CLK. GND là mặc định. | GND | |
| 7 | CSI\_D2\_P | CSI\_D2\_P | CSI\_D2\_P | CSI\_D2\_P | |
| 8 | CSI\_D2\_M | CSI\_D2\_M | CSI\_D2\_M | CSI\_D2\_M | |
| 9 | GND | GND | GND | GND | |
| 10 | CSI\_D0\_P | CSI\_D0\_P | CSI\_D0\_P | CSI\_D0\_P | |
| 11 | CSI\_D0\_M | CSI\_D0\_M | CSI\_D0\_M | CSI\_D0\_M | |
| 12 | GND | GND | GND | GND | |
| 13 | CSI\_D3\_P | CSI\_D3\_P | CSI\_D3\_P | CSI\_D3\_P | |
| 14 | CSI\_D3\_M | CSI\_D3\_M | CSI\_D3\_M | CSI\_D3\_M | |
| 15 | CAM\_PWR\_SWITCH | CAM\_PWR\_SWITCH | CAM\_PWR\_SWITCH | CAM\_PWR\_SWITCH | Điểu khiển lựa chọn 1V1 hoặc 1V2 trên chân 30. Kéo xuống tới GND để có điện áp 1,1V, kéo lên dải 1V8 trên cáp mềm để có điện áp 1V2. |
| 16 | 0R tới GND | 0R tới GND | 0R tới GND | CAM\_PWR\_SWITCH2 | Chỉ CAM3: Kéo xuống tới GND để hoạt động bình thường (1V1/1V2, 1V8, 2V8). Kéo lên tới Chân 28 để có điện áp 5V trên cả 3 chân nguồn. |
| 17 | CSI\_D1\_M | CSI\_D1\_M | CSI\_D1\_M | CSI\_D1\_M | |
| 18 | CSI\_D1\_P | CSI\_D1\_P | CSI\_D1\_P | CSI\_D1\_P | |
| 19 | GND | GND | GND | GND | |
| 20 | CSI\_C\_M | CSI\_C\_M | CSI\_C\_M | CSI\_C\_M | |
| 21 | CSI\_C\_P | CSI\_C\_P | CSI\_C\_P | CSI\_C\_P | |
| 22 | GND | GND | GND | GND | |
| 23 | MCLK | MCLK | MCLK | MCLK | GPIO chính |
| 24 | GND | GND | GND | GND | |
| 25 | SCL | SCL | SCL | SCL | GPIO chính |
| 26 | SDA | SDA | SDA | SDA | GPIO chính |
| 27 | PWDN/Đồng bộ hóa với CAM0B | PWDN | SPI\_CS tùy chọn | PWDN | PWDN thường không được hầu hết các mô-đun sử dụng |
| 28 | 1V8 | 1V8 | 1V8 | 1V8 hoặc 5V | |
| 29 | GND | GND | SPI\_MISO tùy chọn | GND | |
| 30 | 1V1 hoặc 1V2 | 1V1 hoặc 1V2 | 1V1 hoặc 1V2 | 1V2 hoặc 5V | |
| - Ghi chú chung:
- Chỉ hiển thị giao tiếp Camera có 4 làn D-PHY. Phần mềm QC chỉ sử dụng RST và MCLK. Các chân GPIO khác có thể được dùng cho các mục đích khác vì trên danh nghĩa, chúng không được dùng đến trong phần mềm. CAM0A và CAM0B có thể được đồng bộ hóa qua chân 27. Bus SPI tùy chọn trên CAM2 được kết nối với khối vi xử lý ứng dụng, không phải khối DSP. | - Ghi chú chung:
- Chỉ hiển thị giao tiếp Camera có 4 làn D-PHY. Phần mềm QC chỉ sử dụng RST và MCLK. Các chân GPIO khác có thể được dùng cho các mục đích khác vì trên danh nghĩa, chúng không được dùng đến trong phần mềm. CAM0A và CAM0B có thể được đồng bộ hóa qua chân 27. Bus SPI tùy chọn trên CAM2 được kết nối với khối vi xử lý ứng dụng, không phải khối DSP. | - Ghi chú chung:
- Chỉ hiển thị giao tiếp Camera có 4 làn D-PHY. Phần mềm QC chỉ sử dụng RST và MCLK. Các chân GPIO khác có thể được dùng cho các mục đích khác vì trên danh nghĩa, chúng không được dùng đến trong phần mềm. CAM0A và CAM0B có thể được đồng bộ hóa qua chân 27. Bus SPI tùy chọn trên CAM2 được kết nối với khối vi xử lý ứng dụng, không phải khối DSP. | - Ghi chú chung:
- Chỉ hiển thị giao tiếp Camera có 4 làn D-PHY. Phần mềm QC chỉ sử dụng RST và MCLK. Các chân GPIO khác có thể được dùng cho các mục đích khác vì trên danh nghĩa, chúng không được dùng đến trong phần mềm. CAM0A và CAM0B có thể được đồng bộ hóa qua chân 27. Bus SPI tùy chọn trên CAM2 được kết nối với khối vi xử lý ứng dụng, không phải khối DSP. | - Ghi chú chung:
- Chỉ hiển thị giao tiếp Camera có 4 làn D-PHY. Phần mềm QC chỉ sử dụng RST và MCLK. Các chân GPIO khác có thể được dùng cho các mục đích khác vì trên danh nghĩa, chúng không được dùng đến trong phần mềm. CAM0A và CAM0B có thể được đồng bộ hóa qua chân 27. Bus SPI tùy chọn trên CAM2 được kết nối với khối vi xử lý ứng dụng, không phải khối DSP. | - Ghi chú chung:
- Chỉ hiển thị giao tiếp Camera có 4 làn D-PHY. Phần mềm QC chỉ sử dụng RST và MCLK. Các chân GPIO khác có thể được dùng cho các mục đích khác vì trên danh nghĩa, chúng không được dùng đến trong phần mềm. CAM0A và CAM0B có thể được đồng bộ hóa qua chân 27. Bus SPI tùy chọn trên CAM2 được kết nối với khối vi xử lý ứng dụng, không phải khối DSP. |
**RB3 Gen 2**
## Thiết kế tham khảo và tài liệu có liên quan
Danh sách các thiết kế tham khảo, sơ đồ và tài liệu có liên quan.
- [Hướng dẫn bắt đầu nhanh với RB3 Gen 2](https://docs.qualcomm.com/bundle/publicresource/topics/80-70018-253)
- [Design Package, RB3 Gen 2 SOM and Interposer](https://www.qualcomm.com/search?query=DP25-20659-5#q=DP25-20659-5&tab=all)
- [Design Package, RB3G2 Vision Kit, Mechanical 3D Model, IOT](https://www.qualcomm.com/search?query=DP25-55695-1#q=DP25-55695-1&tab=all)
- [Design Package, RB5 Generic Mezz Card Schematic and Layout, IOT](https://www.qualcomm.com/search?query=DP25-63340-1#q=DP25-63340-1&tab=all)
- [Design Package, RB5/RB5GEN2/RB3GEN2 Main Board](https://www.qualcomm.com/search?query=DP25-PV086-42#q=DP25-PV086-42&tab=all)
- [Design Package, RB5/RB5GEN2/RB3GEN2 Navigation Mezzanine](https://www.qualcomm.com/search?query=DP25-PV086-43#q=DP25-PV086-43&tab=all)
- [Design Package, RB3GEN2 Industrial Mezzanine](https://www.qualcomm.com/search?query=DP25-PV086-44#q=DP25-PV086-44&tab=all)
## Từ viết tắt và thuật ngữ
Danh sách từ viết tắt và thuật ngữ dùng trong tài liệu này.
| Thuật ngữ | Mô tả |
| --- | --- |
| DMIC | Giao tiếp micrô kỹ thuật số |
| EDL/QDL | Chế độ tải xuống khẩn cấp hoặc Chế độ tải xuống Qualcomm |
| GMSL | Liên kết nối tiếp đa phương tiện gigabit |
| GNSS | Hệ thống vệ tinh định vị toàn cầu |
| GPIO | Đầu vào/đầu ra đa năng |
| QUP | Thiết bị ngoại vi phổ dụng Qualcomm |
| SoC | System-on-chip |
| SoM | System-on-module |
| UART | Bộ thu/phát không đồng bộ phổ dụng |
Last Published: Jan 28, 2026
[Previous Topic
Buộc RB3 vào chế độ tải xuống khẩn cấp](https://docs.qualcomm.com/bundle/publicresource/80-70018-251V/topics/rb3_gen2_force_edl_mode.md) [Next Topic
Thông báo về quy định phát triển](https://docs.qualcomm.com/bundle/publicresource/80-70018-251V/topics/develop_device_regulatory_notice.md)
Source: [https://docs.qualcomm.com/doc/80-70018-251V/topic/references.html](https://docs.qualcomm.com/doc/80-70018-251V/topic/references.html)